Проект Tbilisi CORDIC доведён до отправки на фабрику: чип отправили на производство в Германию, а итоги разобрали на двух онлайн-лекциях.
После возвращения из Грузии команда завершила отладку проекта Tbilisi CORDIC и загрузила его на TinyTapeout — оттуда разработка ушла на фабрику IHP (Leibniz-Institut für innovative Mikroelektronik) в Германии. Параллельно провели два вебинара в Zoom: один на английском, второй на русском. Формат с вопросами и ответами растянул каждую встречу примерно на два часа; записи выложили на YouTube, ВКонтакте и RuTube — по две части на каждой платформе.
Спикерами выступили Леван Чагелишвили и Юрий Панчул. В программе — весь путь от идеи до кремния: почему промышленное производство ASIC стоит дорого, но благодаря MPW-шаттлам становится доступным для университетов, а TinyTapeout открывает ту же дорогу школам и частным разработчикам. Отдельно разобрали грузинский контекст: давнюю культурную традицию и математическую школу, сохранившуюся ещё с советских времён.
Ядро рассказа — реализация алгоритма CORDIC, созданная Леваном. Сначала её показали на FPGA-плате Tang Nano 9K с чипом Gowin, затем перенесли прототип в ASIC. Объяснили разницу между реконфигурируемой природой FPGA и жёсткой логикой ASIC, а также общий маршрут RTL2GDSII и роль SystemVerilog при проектировании на обоих типах устройств.
Один из блоков лекции посвятили инфраструктуре BGM (Basics-Graphics-Music): она используется больше чем в 30 вузах, поддерживает 45 FPGA-плат и несколько маршрутов — Xilinx Vivado, Altera Quartus, Gowin (проприетарные и открытые EDA-инструменты) и Lattice на открытом стеке. Логика простая: выбрал плату и запустил скрипт. В BGM есть не только базовые упражнения, но и графика с музыкой на ранних этапах, а ещё задачи по микроархитектуре — конвейеры и FIFO в формате, похожем на собеседования. Отдельно показали шаблон TinyTapeout от Verilog Meetup, который позволяет перенести lab_top из BGM прямо в инфраструктуру TinyTapeout.
Разобрали структуру ASIC-проекта Левана, репозиторий на GitHub, просмотр GDSII, работу со стандартными ячейками и отчёт статического временного анализа (STA). Юрий и Тимофей, у которых уже есть платы TinyTapeout с изготовленными ранее проектами, продемонстрировали подключение платы к компьютеру и запуск проекта через Web Commander. Говорили и о том, зачем Грузии ASIC и FPGA: включение этих методологий в образование помогает стране встроиться в мировую инфраструктуру электронной промышленности. В резерве остались темы симуляции в Icarus Verilog с самопроверяющимся тестбенчем и перехода от макетных упражнений к FPGA и ASIC — школьники Майя, Светлана, Матвей, Тимофей и Иван могли показать свои проекты как пример такого пути. Иван Графский при желании рассказал бы о других электронных инициативах в Грузии.
Загрузка...
